이 강좌에 대하여

최근 조회 9,281
유연한 마감일
일정에 따라 마감일을 재설정합니다.
공유 가능한 수료증
완료 시 수료증 획득
100% 온라인
지금 바로 시작해 나만의 일정에 따라 학습을 진행하세요.
완료하는 데 약 12시간 필요
스페인어

배울 내용

  • Crear circuitos digitales utilizando Verilog.

    Crear circuitos digitales implementando una FPGA.

유연한 마감일
일정에 따라 마감일을 재설정합니다.
공유 가능한 수료증
완료 시 수료증 획득
100% 온라인
지금 바로 시작해 나만의 일정에 따라 학습을 진행하세요.
완료하는 데 약 12시간 필요
스페인어

제공자:

Placeholder

칠레 가톨릭 대학교

강의 계획표 - 이 강좌에서 배울 내용

1

1

완료하는 데 2시간 필요

Bloques de circuitos combinacionales

완료하는 데 2시간 필요
10개 동영상 (총 74분), 1 개의 읽기 자료, 3 개의 테스트
2

2

완료하는 데 3시간 필요

Flip-flops, registros y contadores

완료하는 데 3시간 필요
12개 동영상 (총 111분), 1 개의 읽기 자료, 2 개의 테스트
3

3

완료하는 데 3시간 필요

Circuitos secuenciales síncronos

완료하는 데 3시간 필요
15개 동영상 (총 120분), 1 개의 읽기 자료, 3 개의 테스트
4

4

완료하는 데 2시간 필요

Circuitos secuenciales asíncronos

완료하는 데 2시간 필요
7개 동영상 (총 91분), 1 개의 읽기 자료, 2 개의 테스트

자주 묻는 질문

궁금한 점이 더 있으신가요? 학습자 도움말 센터를 방문해 보세요.