이 강좌에 대하여

최근 조회 106,555
공유 가능한 수료증
완료 시 수료증 획득
100% 온라인
지금 바로 시작해 나만의 일정에 따라 학습을 진행하세요.
다음 특화 과정의 4개 강좌 중 2번째 강좌:
유동적 마감일
일정에 따라 마감일을 재설정합니다.
중급 단계
완료하는 데 약 36시간 필요
영어

귀하가 습득할 기술

Writing Code in VerilogSimulating FPGA DesignsDesigning FPGA LogicDesigning Test BenchesWriting code in VHDL
공유 가능한 수료증
완료 시 수료증 획득
100% 온라인
지금 바로 시작해 나만의 일정에 따라 학습을 진행하세요.
다음 특화 과정의 4개 강좌 중 2번째 강좌:
유동적 마감일
일정에 따라 마감일을 재설정합니다.
중급 단계
완료하는 데 약 36시간 필요
영어

제공자:

Placeholder

콜로라도 대학교 볼더 캠퍼스

석사 학위 취득 시작

This 강좌 is part of the 100% online Master of Science in Electrical Engineering from 콜로라도 대학교 볼더 캠퍼스. If you are admitted to the full program, your courses count towards your degree learning.

강의 계획 - 이 강좌에서 배울 내용

1

1

완료하는 데 8시간 필요

Basics of VHDL

완료하는 데 8시간 필요
10개 동영상 (총 48분), 2 개의 읽기 자료, 6 개의 테스트
10개의 동영상
Why Learn VHDL?1m
FPGA Design Flow3m
Intro to VHDL: Finite State Machine3m
How to speak VHDL, first phrases6m
VHDL Assignments, Operators, Types3m
VHDL Rules and Syntax, Interface Ports3m
VHDL in ModelSim: Download and Install3m
VHDL in ModelSim: Adding to your Toolkit6m
Submitting VHDL Programming Assignments11m
2개의 읽기 자료
Misson 2-001: Week 1 Readings2시간
Files for Week 1 Programming Assignments10m
2개 연습문제
VHDL Find the Code Errors30m
Module 1 Quiz30m
2

2

완료하는 데 12시간 필요

VHDL Logic Design Techniques

완료하는 데 12시간 필요
10개 동영상 (총 52분), 2 개의 읽기 자료, 6 개의 테스트
10개의 동영상
Combinatorial Circuits4m
Synchronous Logic: Latches and Flip Flops4m
Synchronous Logic: Counters and Registers6m
Buses and Tristate Buffers3m
Modular Designs: Components, Generate and Loops in VHDL3m
Test Benches in VHDL: Combinatorial8m
Test Benches in VHDL: Synchronous5m
Memory in VHDL7m
Finite State Machines in VHDL8m
2개의 읽기 자료
Week 2 Readings2시간
Files for Week 2 Programming Assignments10m
1개 연습문제
Module 2 Quiz30m
3

3

완료하는 데 7시간 필요

Basics of Verilog

완료하는 데 7시간 필요
9개 동영상 (총 92분), 2 개의 읽기 자료, 6 개의 테스트
9개의 동영상
Your First Verilog phrase11m
Verilog Rules and Syntax; Keywords and Identifiers; Sigasi/Quartus editing12m
Verilog Statements and Operators16m
Verilog Modules, Port Modes and Data Types10m
Verilog Structure10m
Testing with ModelSim5m
Verilog Evaluation11m
Submitting Verilog Programming Assignments10m
2개의 읽기 자료
Week 3 Readings1시간 10분
Files for Week 3 Programming Assignments10m
2개 연습문제
Verilog Find the Errors20m
Module 3 Quiz30m
4

4

완료하는 데 10시간 필요

Verilog and System Verilog Design Techniques

완료하는 데 10시간 필요
10개 동영상 (총 48분), 2 개의 읽기 자료, 6 개의 테스트
10개의 동영상
Combinatorial Circuits5m
Synchronous Logic: Latches and Flip Flops3m
Synchronous Logic: Counters and Registers5m
Buses and Tristate Buffers3m
Modular Design in Verilog3m
Testbenches in Verilog7m
Testbenches in Verilog II2m
Memory with Verilog4m
Verilog Finite State Machines7m
2개의 읽기 자료
Week 4 Readings15m
Files for Week 4 Programming Assignments10m
1개 연습문제
Module 4 Quiz30m

검토

HARDWARE DESCRIPTION LANGUAGES FOR FPGA DESIGN의 최상위 리뷰

모든 리뷰 보기

FPGA Design for Embedded Systems 특화 과정 정보

FPGA Design for Embedded Systems

자주 묻는 질문

궁금한 점이 더 있으신가요? 학습자 도움말 센터를 방문해 보세요.