About this Course

최근 조회 37,914

100% 온라인

지금 바로 시작해 나만의 일정에 따라 학습을 진행하세요.

유동적 마감일

일정에 따라 마감일을 재설정합니다.

중급 단계

완료하는 데 약 27시간 필요

권장: 4 weeks of study, 8-12 hours/week...

영어

자막: 영어

귀하가 습득할 기술

Writing Code in VerilogSimulating FPGA DesignsDesigning FPGA LogicDesigning Test BenchesWriting code in VHDL

100% 온라인

지금 바로 시작해 나만의 일정에 따라 학습을 진행하세요.

유동적 마감일

일정에 따라 마감일을 재설정합니다.

중급 단계

완료하는 데 약 27시간 필요

권장: 4 weeks of study, 8-12 hours/week...

영어

자막: 영어

강사

강사 평가2.5/5 (5개의 평가)Info
강사의 이미지, Timothy Scherr

Timothy Scherr 

Senior Instructor and Professor of Engineering Practice
Electrical, Computer, and Energy Engineering
30,243명의 학습자
2 Courses
강사의 이미지, Benjamin Spriggs

Benjamin Spriggs 

Lecturer and Scholar of Engineering Practice
Electrical, Computer, and Energy Engineering
2,421명의 학습자
1 Course

제공자:

콜로라도 대학교 볼더 캠퍼스 로고

콜로라도 대학교 볼더 캠퍼스

석사 학위 취득 시작

This 강좌 is part of the 100% online Master of Science in Electrical Engineering from 콜로라도 대학교 볼더 캠퍼스. If you are admitted to the full program, your courses count towards your degree learning.

강의 계획 - 이 강좌에서 배울 내용

1

1

완료하는 데 8시간 필요

Basics of VHDL

완료하는 데 8시간 필요
10개 동영상 (총 48분), 2 readings, 6 quizzes
10개의 동영상
Why Learn VHDL?1m
FPGA Design Flow3m
Intro to VHDL: Finite State Machine3m
How to speak VHDL, first phrases6m
VHDL Assignments, Operators, Types3m
VHDL Rules and Syntax, Interface Ports3m
VHDL in ModelSim: Download and Install3m
VHDL in ModelSim: Adding to your Toolkit6m
Submitting VHDL Programming Assignments11m
2개의 읽기 자료
Misson 2-001: Week 1 Readings2h
Files for Week 1 Programming Assignments10m
2개 연습문제
VHDL Find the Code Errors30m
Module 1 Quiz30m
2

2

완료하는 데 12시간 필요

VHDL Logic Design Techniques

완료하는 데 12시간 필요
10개 동영상 (총 52분), 2 readings, 6 quizzes
10개의 동영상
Combinatorial Circuits4m
Synchronous Logic: Latches and Flip Flops4m
Synchronous Logic: Counters and Registers6m
Buses and Tristate Buffers3m
Modular Designs: Components, Generate and Loops in VHDL3m
Test Benches in VHDL: Combinatorial8m
Test Benches in VHDL: Synchronous5m
Memory in VHDL7m
Finite State Machines in VHDL8m
2개의 읽기 자료
Week 2 Readings2h
Files for Week 2 Programming Assignments10m
1개 연습문제
Module 2 Quiz30m
3

3

완료하는 데 7시간 필요

Basics of Verilog

완료하는 데 7시간 필요
9개 동영상 (총 92분), 2 readings, 6 quizzes
9개의 동영상
Your First Verilog phrase11m
Verilog Rules and Syntax; Keywords and Identifiers; Sigasi/Quartus editing12m
Verilog Statements and Operators16m
Verilog Modules, Port Modes and Data Types10m
Verilog Structure10m
Testing with ModelSim5m
Verilog Evaluation11m
Submitting Verilog Programming Assignments10m
2개의 읽기 자료
Week 3 Readings1시 10분
Files for Week 3 Programming Assignments10m
2개 연습문제
Verilog Find the Errors20m
Module 3 Quiz30m
4

4

완료하는 데 10시간 필요

Verilog and System Verilog Design Techniques

완료하는 데 10시간 필요
10개 동영상 (총 48분), 2 readings, 6 quizzes
10개의 동영상
Combinatorial Circuits5m
Synchronous Logic: Latches and Flip Flops3m
Synchronous Logic: Counters and Registers5m
Buses and Tristate Buffers3m
Modular Design in Verilog3m
Testbenches in Verilog7m
Testbenches in Verilog II2m
Memory with Verilog4m
Verilog Finite State Machines7m
2개의 읽기 자료
Week 4 Readings15m
Files for Week 4 Programming Assignments10m
1개 연습문제
Module 4 Quiz30m
3.7
11개의 리뷰Chevron Right

Hardware Description Languages for FPGA Design의 최상위 리뷰

대학: VVJan 16th 2020

Great experience. Nice learning opportunity. However, please include assignments which are little more diverse and difficult.

자주 묻는 질문

  • 강좌에 등록하면 바로 모든 비디오, 테스트 및 프로그래밍 과제(해당하는 경우)에 접근할 수 있습니다. 상호 첨삭 과제는 이 세션이 시작된 경우에만 제출하고 검토할 수 있습니다. 강좌를 구매하지 않고 살펴보기만 하면 특정 과제에 접근하지 못할 수 있습니다.

  • 수료증을 구매하면 성적 평가 과제를 포함한 모든 강좌 자료에 접근할 수 있습니다. 강좌를 완료하면 전자 수료증이 성취도 페이지에 추가되며, 해당 페이지에서 수료증을 인쇄하거나 LinkedIn 프로필에 수료증을 추가할 수 있습니다. 강좌 콘텐츠만 읽고 살펴보려면 해당 강좌를 무료로 청강할 수 있습니다.

궁금한 점이 더 있으신가요? 학습자 도움말 센터를 방문해 보세요.